Cистемы проектирования – листинг

В этом разделе Вы можете скачать архив с исходными кодами примеров VHDL описаний из книги “Системы высокоуровневого проектирования СБИС на основе языка VHDL”

Содержание:

Предисловие

Глава 1. Теоретические основы высокоуровневого проектирования СБИС

1.1. Основные типы цифровых СБИС

1.2. Язык VHDL. Несинтезируемые конструкции

1.3. Этапы и задачи высокоуровневого проектирования СБИС

Глава 2. Система StateCAD  подготовки проектов

2.1. Общая характеристика

2.2. Пользовательский интерфейс

2.3. Именование объектов

2.4. Операторы и уравнения

2.5. Графический редактор диаграмм

2.6. Проектирование конечных автоматов

2.7. Моделирование и создание тестов

2.8. Генерация HDL-кода

2.8.1. Управление компиляцией

2.8.2. Проверка ошибок в диаграмме

2.8.3. Мастер оптимизации

2.9. Проектирование логических схем

Глава 3. Система ModelSim моделирования проектов

3.1. Общая характеристика

3.2. Основное окно, главное меню и оперативная панель управления системы ModelSim

3.3. Создание, компиляция и чтение  проекта

3.4. Моделирование проекта

3.5. Графический интерфейс моделирования проекта

3.6. Отладка проекта

3.7. Моделирование с проверкой ожидаемых реакций

3.8. Моделирование с покрытием кода

3.9. Моделирование с анализатором выполнения

3.10. Моделирование смешанного (VHDL/Verilog) проекта

3.11. Моделирование в пакетном режиме

3.12. Моделирование со сравнением временных диаграмм

Глава 4. Система LeonardoSpectrum синтеза логических схем

4.1. Теоретические основы синтеза логических схем по VHDL-описаниям в синтезаторе LeonardoSpectrum

4.2. Графический интерфейс

4.3. Способы синтеза

4.3.1. Способ 1

4.3.2. Способ 2

4.3.3. Способ 3

4.4. Синтез в пакетном режиме

4.5. Создание библиотеки синтеза

4.6. Примеры синтеза логических схем

Глава 5. Логическое перепроектирование программируемых СБИС в заказные

5.1. Проблемы и задачи логического перепроектирования

5.2. Повторный синтез

5.3. Моделирование синтезированных схем

5.4. Верификация

Литература